DIALOG(R)File 352:I WENT WPI (c) 2000 Derwent Info Ltd. All rts. reserv.

008862049

\*\*Image available\*\*

WPI Acc No: 91-366074/199150

XRPX Acc No: N91-280265

Thin-film FET - has structure in which gate wiring is formed on insulator-covered semiconductor channel region containing impurity

NoAbstract Dwg 1/4

Patent Assignee: TOSHIBA KK (TOKE )

Number of Countries: 001 Number of Patents: 001

Patent Family:

Patent No Kind Date Applicat No Kind Date Main IPC Week

JP **3246973** A 19911105 JP 9044020 A 19900223

199150 B

\_Priority Applications (No Type Date): JP 9044020 A 19900223

Title Terms: THIN; FILM; FET; STRUCTURE; GATE; WIRE; FORMING; INSULATE; COVER; SEMICONDUCTOR; CHANNEL; REGION; CONTAIN; IMPURE;

**NOABSTRACT** 

Derwent Class: U12

International Patent Class (Additional): H01L-029/78

File Segment: EPI

DIALOG(R)File 347:JA (c) 2000 JPO & JAPIO. All rts. reserv.

03584073

\*\*Image available\*\*

# THIN FILM TRANSISTOR AND ITS MANUFACTURE

PUB. NO.:

**03-246973** [JP 3246973 A]

PUBLISHED:

November 05, 1991 (19911105)

INVENTOR(s): NAKAZONO TAKUSHI

KANBAYASHI SHIGERU

MASAKI YUICHI

SATO HAJIME

KIHARA YUMI

NAKAMURA HIROYOSHI

APPLICANT(s): TOSHIBA CORP [000307] (A Japanese Company or Corporation), JP

(Japan)

APPL. NO.:

02-044020 [JP 9044020]

FILED:

February 23, 1990 (19900223)

INTL CLASS:

[5] H01L-029/784

JAPIO CLASS: 42.2 (ELECTRONICS -- Solid State Components)

JAPIO KEYWORD: R097 (ELECTRONIC MATERIALS -- Metal Oxide Semiconductors,

MOS); R100 (ELECTRONIC MATERIALS -- Ion Implantation)

JOURNAL:

Section: E, Section No. 1161, Vol. 16, No. 38, Pg. 33,

January 30, 1992 (19920130)

## **ABSTRACT**

PURPOSE: To enhance the mobility in a thin film transistor by a method wherein the concentration of electrically neutral impurities contained in a semiconductor constituting a channel part is set at 10(sup 18)/cm(sup 3) or lower.

CONSTITUTION: A semiconductor layer 2 by polycrystalline silicon is formed on a quartz substrate 1 to be island-shaped in a thickness of 2000 angstroms by using a chemical vapor growth etching method or the like; a channel part is constituted. The electrically neutral impurity concentration of polycrystalline silicon to be used as the channel part is set at 10(sup 18)/cm(sup 3) or lower. A gate oxide film 3 is formed on the layer 2. In addition, an interconnection for gate electrode use is formed; after that, it is patterned; a gate electrode 4 is formed. Before the semiconductor film is formed, the inside of a film formation container is evacuated...to...a. pressure...of...10(sup. -4)Torr...or lower; the film...of polycrystalline silicon is formed under a low partial-pressure condition. Thereby, the electrically neutral impurity concentration of the formed polycrystalline silicon film is set at 10(sup 18)/cm(sup 3) or lower, the range of a mobility enhancement is expanded, and a high quality can be realized.

⑩ 日本国特許庁(JP)

① 特許出願公開

# ⑫ 公 開 特 許 公 報 (A)

平3-246973

®Int. Cl. 5

識別配号

庁内整理番号

四公開 平成3年(1991)11月5日

H 01 L 29/784

9056-5F H 01 L 29/78 311 H

審査請求 未請求 請求項の数 5 (全5頁)

60発明の名称

薄膜トランジスタおよびその製造方法

顧 平2-44020 の特

**22**:H: 願 平2(1990)2月23日

@発 明 者 園 卓志 茂. ②一発明 君 林

裕一 **72**発 明 老 正木 四発 壁 明 者 佐 ②一発明 原 木 中村 弘喜 何公亲 明者

由美

の出 願 人 株式会社東芝

四代 理 人 弁理士 須山 佐一 神奈川県川崎市幸区堀川町72 株式会社東芝堀川町工場内 神奈川県川崎市幸区小向東芝町1番地 株式会社東芝総合 研究所内

神奈川県川崎市幸区堀川町72 株式会社東芝堀川町工場内 神奈川県川崎市幸区堀川町72 株式会社東芝堀川町工場内 神奈川県川崎市幸区堀川町72 株式会社東芝堀川町工場内 神奈川県川崎市幸区堀川町72 株式会社東芝堀川町工場内 神奈川県川崎市幸区堀川町72番地

### 1、発明の名称

薄膜トランジスタおよびその製造方法

- 2. 特許請求の範囲
- (1) 絶録基体と、この絶録基体上に形成された 半導体膜からなるチャネル部およびソース・ドレ イン部と、前記半導体版にケート絶縁膜を介して 形成されたゲート記線とを有する薄膜トランジス ターにおいて、

前記チャネル部を構成する半導体膜が含有する 電気的中性不純物の濃度が、10<sup>18</sup>/cm<sup>3</sup> 以下であ ることを特徴とする薄膜トランジスタ。

- (2) 前記半導体験は、多結器シリコンである語 求項1記載の薄騰トランジスタ。
- (3) 前記電気的中性不純物は、酸素、炭素およ び窒素の中の少なくとも 1程である請求項1 記載 の薄膜トランジスタ。
- (4) 半導体膜を形成するための成膜用容器内部 の全圧が10<sup>→</sup> torr以下になるまで排気し、排気後 に絶縁落体上に半導体膜を形成する工程と、

前記半導体膜にゲート絶縁膜を形成する工程と、 前記ゲート絶録膜上にゲート電極を形成する工 程と、

前記半導体膜を、電気的中性不純物濃度が1018 / cm<sup>1</sup> 以下であるチャネル部と、電気約不純物を 高濃度で含有するソース・ドレイン部とに分離す る工程と、一

前記絶録基体上に絶縁層を形成する工程と、

前記絶録層上に配線層を形成する工程と、

を有することを特徴とする薄膜トランジスタの 製造方法。

(5)前記成農用容器内部における、酸素、炭素、 窒素の各分圧を10-5tore未満とした後に、半導体 膜を形成することを特徴とする薄膜トランジスタ の製造方法。

# 3. 発明の詳細な説明

[発明の目的]

(産業上の利用分野)

本発明は、薄膜トランジスタおよびその製造 方法に関する。

#### (従来の技術)

多結品シリコンを使用した薄膜トランジスタの開発が盛んに行なわれ、これを応用したイメージセンサ(特開昭 60 - 228 81号公報)、感熱ヘッド(特開昭 62 - 181473 号公報)、波品ディスプレイ等、様々な製品が生み出されている。

これらは、いずれも絶縁基板上に多結晶シリコンを用いて薄膜トランジスタを形成し、駆動回路 もしくはスイッチング素子を構成している。

多結晶シリコンは薄膜トランジスタの活性層と して使用され、次のような方法で基板上に形成さ れている。

②多結晶シリコンを成膜しその後シリコンイオン インプランテーションでアモルファス化し、その 後無処理を施して結晶拉径を成長させ、移動度等 を向上させる。

また、多結晶シリコンの結晶粒の界面等に存在

すなわち、化学気相蒸着を行う際に混入すると考 ・えられる。

化学気相識者は、通常、模型の減圧化学気相識 着装置を使用しているのであるが、この装置では 炉に取りつけてあるふたを開けた時点から、炉内 に空気の進入が始まり、ウェハーの挿入、取り出 しは、空気が混入した状態で行なわれることにな る。また、混入した空気を取り除く技術も確立さ れていない。

そして、これらは、半導体膜成膜炉のふたの取りつけ部が高真空排気に耐え得る構造になっていないという装置的な要因が絡んでいる。

本発明はこのような課題を解決するためになされたもので、より高い移動度を実現させる薄膜トランジスタと、その製造方法を提供することを目的とする。

#### [発明の構成]

# (課題を解決するための手段)

本発明の薄膜トランジスタは、絶縁基体と、 この絶縁基体上に形成された半導体膜からなるチ すると考えられる未結合手の影響を軽減させるために、成膜後のシリコン膜もしくは、上記①、②の技術を適用した腰に、さらに水深プラズマアニールなどで水素を混入させ、シリコンの未結合手と水素とを結合させて電気的に安定させることが行われている。

#### (発明が解決しようとする課題)

ところで、さらに高品質を目指してよりトランジスタ特性を向上させるには、多結晶シリコンの結晶粒径サイズや界面の状態を改善してもあるところで限界が生じ、特性を向上させることが難しくなっている。

すなわち、電子の移動度がある値に達すると、 耐定温度を徐々に変化させても移動度の値はほと んど温度に影響されず、一定値のまま向上しない のである。

これは、多結晶シリコンに含まれる電気的中性不純物の酸素が影響していると考えられる。この電気的中性不純物である酸素は、多結晶中に10<sup>19</sup> / cm² 程度混入しており、主にシリコンの成廢時、

+ ネル部およびソース・ドレイン部と、前記半導体膜にゲート絶縁膜を介して形成されたゲート配線とを有する薄膜トランジスターにおいて、前記チャネル部を構成する半導体膜が含有する電気的中性不能物の濃度が、10<sup>18</sup>/cm<sup>1</sup>以下であることを特徴としている。

本発明において、多結晶シリコン膜はたとえば
1×10<sup>-1</sup> torr 未満に排気された装置内で成験す

## 

る。このとき、狭留ガスは空気であると考えると 酸素の割合は、30%程度であるため酸素分圧は 0.3 × 10 d torr である。

この後、反応ガスを導入し成膜圧力を0.4torr 程度にもどす。このとき、酸素分圧は最大 0.75× 10 torr(-0.3×10 ) /0.4) 程度となる。

このような酸素分圧の条件において、装置内に 含まれる酸素のモル数nを気体の状態方程式に従 って求めると、

n = P V / R T

 $(0.75 \times 10^{-4} \times 133 \times 1.3 \times 10^{-2})$ 8.8 × (273+600)

- 1.8 × 10 -0 mol

となる。

これがすべて反応生成物に取り込まれたとする と、その過度で、は、

 $C_0 = 1 \times 10^{18} / cs^2 = (8 \times 10^{23} \times 1.8 \times 10^{-4})$ 

実際問題では、残留ガスが気体の状態方程式か らはずれることと、Si-Sl結合よりもSi-O 結合

さらに、第3図に示した理論的な計算結果から も、電気的中性不純物濃度が10<sup>18</sup>/cm<sup>1</sup>を超えて 混入すると移動度に影響が現れはじめることがわ かる。

本発明では、シリコンの薄膜形成時の雰囲気を 所定の状態にコントロールして、多結晶シリコン の含有する電気的中性不純物濃度を10<sup>18</sup>/cm<sup>1</sup>以 下としているため、移動度向上の範囲を拡大し、 より高品質化を図ることができる。

(実施例)

次に、本発明の実施例について図面を用いて 説明する。

第1図は、本発明の一実施例である薄膜トラン ジスタを示す図である。

国図において、石英基板1上には多結晶シリコ (CDE) 等によって島状に2000人の厚さで形成 され、チャネル部を構成している。

このチャネル部となる多結晶シリコンの電気的 中性不能物濃度はLO<sup>18</sup>/ca<sup>2</sup>以下とされている。

の方が安定であることから反応し易いため、実際 の反応生成物中の酸素濃度は、ほぼ10<sup>18</sup>/cm<sup>1</sup>程 度となる。

すなわちこのことから、成膜を行う装置内部の 全圧を前もって10→ torr 以下に排気することに より、成膜される膜の電気的中性不能物温度は、 18<sup>18</sup>ノcmで以下となり、薄膜トランジスタの移動 度向上が可能となる。

(作用)

移動度の向上を妨げる原因としては、様々な 要因が考えられるが、本発明者らは多結晶シリコ ン中に含まれる電気的中性不純物である酸素に著 目した。

第4回は、多結晶シリコン中に含まれる酸素量 を変え、温度と移動度との関係を調べた結果であ る。×印は酸素混入サンプルの結果であり、〇印 は低酸素サンプルの結果を示している。

第4図から明らかなように、酸素含有量の多い 多結晶シリコンは移動度の値が横違い状態で、向 上が見られない。

半導体膜2上には、塩酸酸化法等でゲート酸化 腹3が数 180人の厚さで形成され、さらに、ゲー ト電極用配線が減圧化学気相蒸着法(LP-CV D) 等で形成され、その後、反応性イオンエッチ ング法 (RIE) 等でパターニングすることによ り、ゲート電極4が形成されている。

・半導体整2の周囲には、イオン打ち込みによっ てソース・ドレイン部5が形成されている。

さらに、ソース・ドレイン部5の周囲の石英基 板1上には、常圧化学気相蒸着法等により、層間 絶録膜6が形成されており、RIEで形成された 所定のコンタクトホール7の部分に、アルミニウ ムまたはアルミニウム合金等で配線層8が形成さ れている。

このような薄膜トランジスタにおける半導体膜 ンによる半導体調 2 が、化学気相エッチング法 は、たとえば第 2 図に示す経型の減圧 C V D 装置 を用いて形成することができる。

> 第2回において、級型の減圧CVD装置20に は、底板21に高真空排気用のターポポンプ22 と、残留ガスの分折を行なうためのモニター23

# 特閒平3-246973(4)

とが連結されている。

また、底板21とベルシャー24とは、 2重の 0 リング25でシールされ、10° torr 以下でも 充分に気密が保たれるようになっている。

この減圧 C V D 装置 2 O を使用する場合は、まずはじめに装置内を加熱、排気する。そして、ウェハーを投入し、さらに加熱して高臭空排気を行い、装置内を10<sup>-4</sup> torr 以下に設定する。

次いで、モニター23による残留ガス分析を行ない、酸素、窒素等の分圧が所定の値(たとえば 10<sup>-5</sup> torr以下)に達した時点で反応ガスを導入口 2.6 より導入して成蹊を行なう。

このような条件下で成膜を行うことにより、生成される多結品シリコンの電気的中性不純物濃度は10<sup>18</sup>之cs<sup>1</sup>以下となり、移動度の向上が実現された。

#### [発明の効果]

以上説明したように、本発明によれば半導体展成膜前に、成膜容器内部を10<sup>-1</sup> torr以下の圧力まで排気し、低い分圧条件で多結晶シリコンを成態

することにより、生成される多結晶シリコン膜の電気的中性不純物濃度を所定の濃度以下に抑え、 薄膜トランジスタにおける移動度の向上を図ることができる。

#### 4. 図面の簡単な説明

第1 図は本発明による一実施例の薄膜トランジスタを示す断面図、第2 図は多結品シリコンの成類装置を説明するための概念図、第3 図は多結品シリコンの移動度と電気的中性不純物濃度との関係を示す図、第4 図は温度変化に伴う移動度の変化を示す図である。

1 … … 石英茲板、 2 … … 半導体膜、

3 … … ゲート酸化糖、4 … … ゲート電極、

5 --- … ソース・ドレイン部、


6 … … 層 固 絶 課 襲 、 7 … … コンタクトホール、

8 … … 配線層、


2 9 ··· ··· 敘型減圧 C V D 装置、

23……モニター、24……ベルジャー、


25 … … 0 リング、26 … … 導入口。




第 1 回



第 2 🖾



弟3 1111



第 4 図